Return to Clock

PLL (Phase Lock Loop)

PLL configuration
STM32F4xx ürünleri 2 adet PLL bulundurur:
• Temel PLL (PLL) HSE yada HSI osilatörü tarafından ayarlanır, ve 2 farklı clock çıkışı sağlar :
– Birinci çıkış yüksek hızlı sistem clock’u üretmek amacı ile kullanılır (168 MHz e kadar).                                                                                                            – İkinci çıkış USB OTG FS clock’u ( 48MHz ), rastlantısal analog üreteci ( ≤ 48 MHz ) ve SDIO ( ≤ 48 MHz ) üretmek amacı ile kullanılır.
•  Özel olarak atanmış olan PLL (PLLI2S), I2S arayüzünde yüksek kalitede audio performansı elde etmek için gerekli olan clock’u üretmeye yarar. PLL için bir kere izin verildiği taktirde temel PLL parametrelerin değiştirilmesi mümkün değildir. Kısaca, PLL’ izin vermeden önce gerekli olan ayarlamaları yapmanız gerekiyor. Bu ayarlar şunlar olabilir; PLL kaynağı için kullanılacak olan HSI ya da HSE seçimi, ya da ayarlama ve bölüştürme parametreleri olan M,N,P, ve Q parametrelerinin ayarlanması.
PLLI2S, PLL için benzer clock girişlerini kullanır. (PLLM[5:0] ve PLLSRC bitleri her iki PLL içinde ortaktır.) Ancak, PLLI2S için özel olarak atanmış aktif/deaktif, ayarlama ve bölme parametrelerine (N ve R) sahiptir. Tekrar belirtmek gerekirse, PLLI2S için bir kere izin verildiğinde parametrelerin değiştirilmesi mümkün değildir. Her iki PLL de, durma ya da bekleme (Stop and Standby modes) modlarına girdiğinde ya da HSE veya PLL (HSE tarafından beslenirken) için clock kaynağı olarak kullanılmak istenen HSE’nin başlatılması başarısız olursa, donanım tarafından deaktif edilir.